PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-260727

(43)Date of publication of application: 20.11.1991

(51)Int.CI.

G06F 9/34

(21)Application number: 02-058845

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

09.03.1990

(72)Inventor: MATSUMURA TETSUYA


NAKAGAWA SHINICHI URAMOTO SHINICHI

(54) REGISTER DESIGNATING DEVICE

(57)Abstract:

by providing a decoder which can designate plural destination registers with a single instruction. CONSTITUTION: A destination pointing field 11c of an instruction register IR 11 consists of four bits in all, i.e., a destination mode bit DM and the destination pointing bits D2 - D0. Then the IR II fetches an instruction to be executed and decodes this instruction via a decoder 12. When the fetched instruction requires a destination and the DM bit is equal to '1', a multi-register designation mode is set so that plural prescribed ones of destination pointing signals DR0 - DR7 are selected based on the values of the bits D0 - D2. Thus plural registers 13 can be set as destinations. Then the instruction steps are decreased in a program ming mode.

PURPOSE: To designate plural registers as destinations



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

®日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平3-260727

⑤Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)11月20日

G 06 F 9/34

3 3 0

7927—5B

審査請求 未請求 請求項の数 1 (全6頁)

臼発明の名称 レジスタ指定装置

②特 顧 平2-58845

②出 願 平2(1990)3月9日

@発明者 松村

哲 哉

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

@発明者中川

伸一

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑰発明者 浦本

紳 一

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

個代 理 人 弁理士 早瀬 憲一

明 細 書

1. 発明の名称

レジスタ指定装置

2. 特許請求の範囲

(I) 命令を格納するためのインストラクション レジスタと、

複数個のレジスタと、

前配命令をデコードし制御信号を生成するデコ ーダとを備え、

前記デコーダは1つの命令により単一もしくは 複数のレジスタをディスティネーションとして指 定するディスティネーションレジスタ指定信号を 発生することを特徴とするレジスタ指定装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、μP (マイクロプロセッサ) やD SP (ディジタルシグナルプロセッサ) における レジスタ指定装置に関するものである。

〔従来の技術〕

第2図は、従来のレジスタ指定方式を示す図で

あり、図において、 2 1 は実行すべき命令(インストラクション)を格納するインストラクション レジスタ(IR)、 2 2 は I R 2 1 の値によりレジスタのディスティネーション指定信号を出力するデコーダ、 2 3 a ~ 2 3 h はレジスタ R。 ~ R a-1 を示している。

また第5図はデコーダのプロック構成を示す図 であり、図において、52はデコーダ、53はオ ペコードデコーグ、54はデスティネーションコ ードレジスタである。なお、51はインストラク ションレジスタである。

次に第2図及び第5図を参照しながら動作について説明する。

IR21は任意のピット長を持つインストラクション (命令) を格納するための専用レジスタであり、ピットフィールドはオペコードフィールド21a. オペランドフィールドに分類され、オペランドフィールドはソース指示フィールド21b. ディスティネーション指示フィールド21c に分類される。

「R21は実行すべき命令を取り込み(フェッチ)、その命令をデコーダ 22によりデコードする。フェッチした命令が、ディスティネーションを必要とする命令、例えば転送、演算命令である場合、オペコードデコーダ 53はデコーダ内のディスティネーションセレクト信号(DS)を ** にてる。

めになされたもので、ディスティネーションを指定する命令において、複数のレジスタをディスティネーションとして指定できる、μΡもしくはDSPのレジスタ指定装置を得ることを目的とする。(課題を解決するための手段)

この発明に係るレジスタ指定装置は、1つの転送もしくは演算命令で複数のディスティネーションルジスタを指定できるデコーダを設け、IRにはディスティネーション指示フィールドの指定にとすり、単一のレジスタをディスティネーションとして指定することを可能にしたものである。

[作用]

この発明におけるレジスタ指定装置によれば、 複数のレジスタをディスティネーションとして指 定することにより、同じ値を複数のレジスタに格 納する必要のあるプログラムを作成する場合、命 令ステップが削減できる。

(実施例)

,のうちの1つのレジスタを選択する。

上記の様な構成をとると、例えばレジスタ R。 ~ R。に任意の値 X をロードする場合、以下の様 に 5 つのロード命令を実行する必要がある。

LDR X, R.

LDR X. R.

LDR X, R:

LDR X.R.

LDR X. R.

[発明が解決しようとする課題]

従来のμΡやDSPにおけるディスティネーションのレジスタ指定方式は以上の様に行われているので、ディスティネーションを指定する命令の最近命令、演算命令)において、単一のレジスをはいて、単一のレジスタと複数のレジスタに格納する場合は、が増大の命令をディスティネーションを変更しなが増大の命令をディス要があり、命令ステップ数が増大する等の問題点があった。

この発明は、上記のような問題点を解消するた

以下、この発明の一実施例を第1図及び第5図を用いて説明する。

第1図は本発明の一実施例によるレジスタ指定 装置を示し、図において、1R11は任意のピット長を持つインストラクションを格納するための 専用レジスタであり、ピットフィールドはオールド11a、オペランドフィールドカース指示フィールドカーンドフィールドカーンドフィールドカーンドフィールドカーン・ボスティネーションフィールドカーン・フィネーションフィールドカーン・フィネーションフィールドカーン・フィネーションフィールドカーン・フィネーションフィールドカーン・フィネーションフィールドカーン・フィネーションフィールドカーン・フィネーションフィールドカーン・フィネーションフィールドロットカーン・フィネーションフィールドは、ディスティネーションフィールドロットカーン・フィネーン・ファーン・ファースを開発している。

べき命令をフェッチし、その命令をデコーダ 1 2 によりデコードする。フェッチした命令がディスティネーションを必要とする命令、例えば転送。 演算命令である場合、オペコードのデコーダ 5 3 はディスティネーションセレクト信号 D S を " 1 。 にし、そうでない分岐命令等の場合は D S 信号 を"O"とする。

DMビットが 0 の場合は、単一レジスタ指定モードとなり、ディスティネーション指示フィールドD。 ~ D の値により、 D R 。 ~ D R , のうちの1つを選択する (*1 *2なる)。

DMピットが"1"の場合は、複数レジスタ指定モードとなり、本実施例の場合、D。ピットにDR。,DR,,DR。信号を、D。ピットにDR。,DR。,CBを、D。ピットにDR

... DR、信号をそれぞれ割り当てているので、D。か。1 の場合は、DR。... DR。... DR。
の3つのレジスタをディスティネーションとして
選択する。D... D... ピットの場合も同様であり、
DR、~DR。のすべてのレジスタをディスティネーションとして指定したい場合は、D... D...
D. をすべて。1 にすればよい。

以上のような構成をとるので、例えば R。 ~ R 。に任意の値 X をロードする場合、以下の1つの ロード命令を実行するのみでよい。

LDR X, R. - R. - Rz

この命令のインストラクションビットフィールドに変換した場合、 D M = "1". D。 = "1". D。 = "1". D。 = "1". D. = "0"となる。 (効果)

以上のように、この発明に係るレジスタ指定装置によれば、ディスティネーションとして複数のレジスタを指定可能にしたので、プログラミングの際、命令ステップの削減が可能となり、プログラミングの簡易化に対する効果がある。


4. 図面の簡単な説明


第1図はこの発明の実施例によるの発明の実施例によるの構成図、第2図は従来の実施例による例によるの構成図、第2図は従来のののののではなるインストラクションデコーダのの実施例によるロンデコーダの実施図、第6図は従来すりの大式のデコーダの内におけるデコーダの内におけるデコーダの内におけるデコーダの内におけるデコーダの内におけるデコーダの内におけるデコーダの内におけるデコーダの内におけるデコーダの内におけるデコーダの内部構成を示す図である。

図において、11はインストラクションレジスタ、12はデコーダ、13 a~13 hはレジスタ、51はインストラクションレジスタ、52はデコーダ、53はオペコードデコーダ、54はディスティネーションコードデコーダである。

なお図中同一符号は同一又は相当部分を示す。

代理人 早 獺 憲 一






绑 3 図


DS	DM	D2	Dı	Do.	DR	DR	DRS	DR4	DR	DRι	ĎŘι	ORo	
0	*	*	*	*	0	0	0	0	0	0	0	0	
	0	0	0	0	0	0	0	0	0	0	0	1	Ŋ
1	0	0	0	1	0	0	0	0	0	0	1	0	
1	0	0	1	0	0	0	0	0	0	,1	0	0	単一指定モード
	0	0	1	1	0	0	0	O	ì	0	0	0	117 -02-6 /
	0	1	0	0	0	0	0	1	0	0	0	0	
	0	1	0	1	0	0	1	0	0	0	.0	0	
1	0	1	1	0	0	1	0	0	0	0	0	0]
	0	1	1	1	'n	0	0	0	0	0	0	0	ע
	1	0	0	0	0	0	0	0	0	0	0	0	<i>l</i>)
1	,	0	0	1	o	0	0	0	0	1	1	1	- 15 4 h/h mm F /:
	1	0	1	0	0	0	1	1	1	0	0	0	据数150E-K
1	١,	٥	1	1	0	٥	1	1	1	1	t	1	
1	1	ī	0	0	,	1	0	0	0	.0	0	0	
	1	lı	0	1	1	1	0	0	0	1	1	1	
	1	1	١	0	1	i	ì	1	1	0	0	0	
	1_1_	1	1 :	1	1	1	1	1	1	1	1	1	l)


館 / 関

DS.	D2	· D1	D0	DR	DR	DR 5	DR	DR	DR2	DRi	DR ₀
0	*	*	*	0	0	0	0	0	0	0	0
	. 0	0	0	0	0	0	0	0	0	0	1
	0	0	1	٥	0	0	0	0	0	1	0
	0	1	0	0	O	0	0	0	1	0	0
	0	1	1	0	0	0	0	1	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0
	١	0	1	0	Ö	1	0	0	0	0	0
	1	1	0	0	1	0	0	0	0	0	0
	1	1	1	1	0	0	0	0	0	0	0

第 7 图







手統補正書(目発)

平成 2年9月5日

5. 補正の対象

図面(第1図)

6. 補正の内容

(1) 第1図を別紙の通り訂正する。

P 特許庁長官

以 上

1. 事件の表示

特願平2-58845号

2. 特許の名称

レジスタ指定装置

3. 補正をする者

事件との関係 特許出顧人

東京都千代田区丸の内二丁目2番3号 住 所

(601) 三菱電機株式会社 名 称

> 志 岐 守 哉 代表者

郵便番号 564 4. 代理人

> 大阪府吹田市江坂町1丁目23番43号 住 所

氏 名

